北京快三开奖

  • <tr id="U9YkSO"><strong id="U9YkSO"></strong><small id="U9YkSO"></small><button id="U9YkSO"></button><li id="U9YkSO"><noscript id="U9YkSO"><big id="U9YkSO"></big><dt id="U9YkSO"></dt></noscript></li></tr><ol id="U9YkSO"><option id="U9YkSO"><table id="U9YkSO"><blockquote id="U9YkSO"><tbody id="U9YkSO"></tbody></blockquote></table></option></ol><u id="U9YkSO"></u><kbd id="U9YkSO"><kbd id="U9YkSO"></kbd></kbd>

    <code id="U9YkSO"><strong id="U9YkSO"></strong></code>

    <fieldset id="U9YkSO"></fieldset>
          <span id="U9YkSO"></span>

              <ins id="U9YkSO"></ins>
              <acronym id="U9YkSO"><em id="U9YkSO"></em><td id="U9YkSO"><div id="U9YkSO"></div></td></acronym><address id="U9YkSO"><big id="U9YkSO"><big id="U9YkSO"></big><legend id="U9YkSO"></legend></big></address>

              <i id="U9YkSO"><div id="U9YkSO"><ins id="U9YkSO"></ins></div></i>
              <i id="U9YkSO"></i>
            1. <dl id="U9YkSO"></dl>
              1. <blockquote id="U9YkSO"><q id="U9YkSO"><noscript id="U9YkSO"></noscript><dt id="U9YkSO"></dt></q></blockquote><noframes id="U9YkSO"><i id="U9YkSO"></i>
                企业空间 推销商城 存储论坛
                北京快三开奖全闪存阵列 IBM云盘算 Acronis 安克诺斯 安腾普 腾保数据
                首页 > 存储百科 > 存储技能 > 注释

                RAM,SRAM,SDRAM任务原理

                2017-02-07 13:46泉源:中国存储网
                导读:更好的理解RAM,SRAM,SDRAM任务原理。引见一下SIMM以及与之绝对应的DIMM。

                为了便于差别条理的读者都能根本的了解本文,以是我先来引见一下许多用户都晓得的工具。RAM次要的作用便是存储代码和数据供CPU在需求的时分挪用。但是这些数据并不是像用袋子盛米那么复杂,更像是 图书馆中用有格子的书架寄存册本一样,不光要放出来还要可以在需求的时分精确的挪用出来,固然都是书但是每本书是差别的。关于RAM等存储器来说也是一样的,固然存储的都是代表0和1的代码,但是差别的组合便是差别的数据。

                让我们重新回到书和书架下去,假如有一个书架上有10行和10列格子(每行和每列都有0-9的编号),有100本书要寄存在外面,那么我们运用一个行的编号+一个列的编号就能确定某一本书的地位。假如已知这本书的编号87,那么我们起首锁定第8行,然后找到第7列就能精确的找到这本书了。在RAM存储器中也是应用了类似的原理。

                如今让我们回到RAM存储器上,关于RAM存储器而言数据总线是用来传入数据或许传出数据的。由于存储器中的存储空间是假如后面提到的寄存图书的书架一样经过肯定的规矩界说的,以是我们可以经过这个规矩来把数据寄存到存储器上相应的地位,而停止这种定位的任务就要依托地点总线来完成了。关于CPU来说,RAM就象是一条长长的有许多空格的细线,每个空格都有一个独一的地点与之绝对应。假如CPU想要从RAM中挪用数据,它起首需求给地点总线发送地点数据定位要存取的数据,然后等候多少个时钟周期之后,数据总线就会把数据传输给CPU。上面的表示图可以协助你很好的了解这个进程。


                RAM,SRAM,SDRAM任务原理

                存储原理

                上图中的小园点代表RAM中的存储空间,每一个都有一个独一的地点线同它相连。外地址解码器接纳到地点总线送来的地点数据之后,它会依据这个数据定位CPU想要挪用的数据地点的地位,然后数据总线就会把此中的数据传送到CPU。

                下面所罗列的例子中CPU在一行数据中每次知识存取一个字节的数据,但是在理想天下中是差别的,通常CPU每次需求挪用32bit或许是64bit的数据(这是依据差别盘算机零碎的数据总线的位宽所决议的)。假如数据总线是64bit的话,CPU就会在一个工夫中存取8个字节的数据,由于每次照旧存取1个字节的数据,64bit总线将不会表现出来任何的劣势,women任务的服从将会低落许多。

                从“线”到“矩阵”

                假如RAM关于CPU来说仅仅是一条“线”的话,还不克不及表现实践的运转状况。由于假如实践状况真的是如许的话,在实践制造芯片的时分,会有许多实践的困难,特殊是在需求设计大容量的RAM的时分。以是,一种更好的可以低落本钱的办法是让存储信息的“空格”陈列为许多行--每个“空格”对应一个bit存储的地位。如许,假如要存储1024bits的数据,那么你只需运用32x32的矩阵就可以到达这个目标了。很分明,一个32x32的矩阵比一个1024bit的行设置装备摆设更紧凑,完成起来也愈加容易。请看下图:


                RAM,SRAM,SDRAM任务原理

                晓得了RAM的根本构造是什么样子的,我们就上面谈谈当存储字节的进程是怎样的:下面的表示图表现的也仅仅是最复杂形态下的状况,也便是当内存条上仅仅只要一个RAM芯片的状况。关于X86处置器,它经过地点总线收回一个具有22位二进制数字的地点编码--此中11位是行地点,别的11位是列地点,这是经过RAM地点接口停止别离的。行地点解码器(row decoder)将会起首确定行地点,然后列地点解码器(column decoder)将会确定列地点,如许就能确定独一的存储数据的地位,然后该数据就会经过RAM数据接口将数据传到数据总线。别的,需求留意的是,RAM外部存储信息的矩阵并不是一个正方形的,也便是行和列的数量不是相反的--行的数量比列的数量少。(前面我们在讨论DRAM的进程中会讲到为什么会如许)

                RAM,SRAM,SDRAM任务原理

                下面的表示图大略的归纳综合了一个根本的SRAM芯片是怎样任务的。SRAM是“static RAM(静态随机存储器)”的简称,之以是如许定名是由于当数据被存入此中后不会消逝(同DRAM静态随机存储器是差别,DRAM必需在肯定的工夫内不绝的革新才干坚持此中存储的数据)。一个SRAM单位通常由4-6只晶体管构成,当这个SRAM单位被付与0或许1的形态之后,它会坚持这个形态直到下次被付与新的形态或许断电之后才会变动或许消逝。SRAM的速率绝对比拟快,并且比拟省电,但是存储1bit的信息需求4-6只晶体控制形成本太高了(DRAM只需1只晶体管就可以完成)。

                RAM芯片和SRAM芯片

                RAM芯片:

                后面的引见都绝对比拟复杂、笼统。上面我们会联合实践的RAM芯片停止引见。在谈到这个题目的时分,我们会触及到一个比拟紧张的技能:封装。你应该听说过诸如30线SIMMS、72线SIMMS和168线DIMMS或许RIMMs此中的一个或许几个术语吧。假如要表明这些术语之间的差别,就应该理解RAM的封装技能。

                SRAM芯片:

                晚期的SRAM芯片接纳了20线双列直插(DIP:Dual Inline Package)封装技能,它们之以是具有这么多的针脚,是由于它们必需:每个地点信号都需求一根信号线;一根数据输出线和一根数据输入线局部控制线(Write Enable, Chip Select);线和电源线


                RAM,SRAM,SDRAM任务原理

                上图表现的是SRAM芯片,但是并不是上面表示图中的SRAM芯片,上面的是一个16K x 1-bit SRAM芯片的针脚功用表示图:

                RAM,SRAM,SDRAM任务原理

                A0-A13是地点输出信号引脚,CS是芯片选择引脚。在一个实践的零碎中,肯定具有许多片SRAM芯片,以是需求选择终究从那一片SRAM芯片中写入或许读取数据。WE是写入启用引脚(如上表,在CS、WE下面的线我没有写入,表现低电平无效或许是逻辑0时无效):当SRAM失掉一个地点之后,它需求晓得停止什么操纵,终究是写入照旧读取,WE便是通知SRAM要写入数据。Vcc是供电引脚。Din是数据输出引脚。Dout是数据输入引脚。GND是接地引脚Output:

                Enable(OE):有的SRAM芯片中也有这个引脚,但是下面的图中并没有。这个引脚同WE引脚的功用是绝对的,它是让SRAM晓得要停止读取操纵而不是写入操纵。从Dout引脚读取1bit数据需求以下的步调:
                SRAM读取操纵:1)经过地点总线把要读取的bit的地点传送到相应的读取地点引脚(这个时分/WE引脚应该没有激活,以是SRAM晓得它不该该实行写入操纵)。2)激活/CS选择该SRAM芯片。3)激活/OE引脚让SRAM晓得是读取操纵。第三步之后,要读取的数据就会从DOut引脚传输到数据总线。怎样进程十分的复杂吧?异样,写入1bit数据的进程也黑白常的复杂的。SRAM写入操纵:1)经过地点总线确定要写入信息的地位(确定/OE引脚没有被激活)。2)经过数据总线将要写入的数据传输到Dout引脚。3)激活/CS引脚选择SRAM芯片。4)激活/WE引脚告诉SRAM晓得要经心写入操纵。

                颠末下面的四个步调之后,需求写入的数据就曾经放在了需求写入的中央。

                DRAM芯片引见

                如今我们晓得了在一个复杂的SRAM芯片中停止读写操纵的步调明晰,然后我们来理解一下平凡的DRAM芯片的任务状况。DRAM绝对于SRAM来说愈加庞大,由于在DRAM存储数据的进程中需求关于存储的信息不绝的革新,这也是它们之间最大的差别。上面让我们看看DRAM芯片的针脚的作用。

                最早、最复杂也是最紧张的一款DRAM芯片是Intel在1979年公布的2188,这款芯片是16Kx1 DRAM 18线DIP封装。“16K x 1”的局部意思通知我们这款芯片可以存储16384个bit数据,在统一个时期可以同时停止1bit的读取或许写入操纵。(很负疚找不到这款芯片的实物图片,只好本人复杂的画了一个表示图)。


                RAM,SRAM,SDRAM任务原理

                下面的表示图可以看出,DRAM和SRAM之间有着分明的差别。起首你会看到地点引脚从14根变为7根,那么这颗16K DRAM是怎样完成同16K SRAM一样的任务的呢?答案很复杂,DRAM经过DRAM接口把地点一分为二,然后应用两个延续的时钟周期传输地点数据。如许就到达了运用一半的针脚完成同SGRAM异样的功用的目标,这种技能被称为多路技能(multiplexing)。

                那么为什么好增加地点引脚呢?如许做有什么益处呢?后面我们已经引见过,存储1bit的数据SRAM需求4-6个晶体管但是DRAM仅仅需求1个晶体管,那么如许异样容量的SRAM的体积比DRAM大至多4倍。如许就意味着你没有充足空间安顿异样数目的引脚(由于针脚并没有因而增加4倍)。固然为了装置异样数目的针脚,也可以把芯片的体积加大,但是如许就进步芯片的消费本钱和功耗,以是增加针脚数量也是须要的,关于如今的大容量DRAM芯片,多路寻址技能曾经是必不行少的了。

                固然多路寻址技能也使得读写的进程愈加庞大了,如许在设计的时分不只仅DRAM芯片愈加庞大了,DRAM接口也要愈加庞大,在我们引见DRAM读写进程之前,请各人看一张DRAM芯片外部构造表示图:

                RAM,SRAM,SDRAM任务原理

                在下面的表示图中,你可以看到在DRAM构造中绝对于SRAM多了两个局部:由/RAS (Row Address 
                Strobe:行地点脉冲选通器)引脚控制的行地点门闩线路(Row Address Latch)和由/CAS(Column Address Strobe:列地点脉冲选通器)引脚控制的列地点门闩线路(Column Address Latch)。DRAM读取进程:1)经过地点总线将行地点传输到地点引脚。2)/RAS引脚被激活,如许行地点被传送到行地点门闩线路中。3)行地点解码器依据接纳到的数据选择相应的行。

                RAM,SRAM,SDRAM任务原理

                4)/WE引脚被确定不被激活,以是DRAM晓得它不会停止写入操纵。5)列地点经过地点总线传输到地点引脚。6)/CAS引脚被激活,如许列地点被传送到行地点门闩线路中。7)/CAS引脚异样还具有/OE引脚的功用,以是这个时分Dout引脚晓得需求向外输入数据。

                RAM,SRAM,SDRAM任务原理

                8)/RAS和/CAS都不被激活,如许就可以停止下一个周期的数据操纵了。实在DRAM的写入的进程和读取进程是根本一样的,以是假如你真的了解了下面的进程就能晓得写入进程了,以是这里我就不赘述了。(只需把第4步改为/WE引脚被激活就可以了)。

                RAM根底知识

                我们曾经提到过,DRAM同SRAM最大的差别便是不克不及比拟持久的坚持数据,这项特性使得这种存储介质关于我们简直没有任何的作用。但是DRAM设计师应用革新的技能使得DRAM称为了如今关于我们最有效处的存储介质。这里我仅仅扼要的提及一下DRAM的革新技能,由于在前面引见FP、EDO等范例的内存的时分,你会发明它们详细的完成进程都是差别的。

                DRAM内仅仅能坚持其内存储的电荷十分长久的工夫,以是它需求在其内的电荷消逝之前就停止革新直到下次写入数据或许盘算机断电才中止。每次读写操纵都能革新DRAM内的电荷,以是DRAM就被设计为有纪律的读取DRAM内的内容。如许做有上面几个益处。第一,仅仅运用/RAS激活每一行就可以到达全部革新的目标;第二,DRAM控制器来控制革新,如许可以避免革新操纵搅扰有纪律的读写操纵。在文章的开端,我已经说过普通行的数量比列的数据少。如今我可以通知为什么会如许了,由于行越罕用户革新的工夫就会越少。

                RAM模块根底:

                在后面的一节文章中我们关于DRAM和SRAM的根本任务原理做了一些复杂的引见,在我们所罗列的例子中都是引见了最根本的存储单位的任务形式,以是应该不难了解,看到许多冤家关于这个方面的工具很感兴味,明天我就持续引见关于RAM(Random Access Memory)的局部知识。了解这个局部知识,是更好的理解当前我们引见种种RAM的实践任务状况的根底。

                在SRAM或许DRAM的每一个根本存储单元(也便是上一节中引见用来存储1bit信息的存储单元)都只能存储0或许1如许的数据,并且在上一节中IDT6167和Intel 2188芯片都仅仅只要Din(数据输出)和Dout(数据输入接口),而CPU存取数据的时分是依照字节(也便是8bit)来存储的,那么RAM终究怎样满意CPU的如许的要求呢? 

                起首为了能存储1字节(8 bit)的信息,就需求8个1bit RAM根本存储单位堆叠在一同,这也意味着这8颗芯片被付与了异样的地点。上面的表示图可以协助你比拟抽象的理解这一点(下图所示的图例中仅仅画了4个存储单位,各人当成8个来看就可以了)。


                RAM,SRAM,SDRAM任务原理

                通常这8颗1bit芯片是经过地点总线和数据总线在PCB(印刷电路板)上衔接而成的,关于CPU来说它便是一颗8bit的RAM芯片,而不再是独立的8个1 bit芯片。在上图所示的地点总线位宽是22bit,如许这个地点总线所能控制的存储模块的容量应该是222=4194304bit,也便是4MB的容量;数据总线的位宽是8bit,便是经过方才提到的8个1bit的根本存储单位的Dout并联在一同完成的--如许也可以满意CPU的要求了。(关于这种存储颗粒我们称之为4194304 x 8模块或许4Mx8,留意这里的“M”不是“MByte”而是“Mbit”)。为了举例阐明,我们用一条TI(德仪公司)出品的TM4100GAD8 SIMM内存为例来阐明,由于这种内存的结构绝对比拟复杂,便于各人了解。TM4100GAD8基于4M x 8模块制造,容量4MB,接纳30线SIMM封装。假如后面我说的工具你看明确了,就应该晓得这条内存接纳了4Mx1 DRAM颗粒。上面的数据是我在TI官方网站上找到的(现在很少有公司的网站还提供本人曩昔产物的数据):结构:4194304 × 8。任务电压:5-V。30线SIMM(Single In-Line Memory Module:SIMM)。接纳8片4Mbit DRAM内存颗粒,塑料SOJs封装。长革新期16 ms(1024周期)。

                RAM,SRAM,SDRAM任务原理


                在下面的表示图中,A0–A10是地点输出引脚。/CAS:行地点脉冲选通器引脚。DQ1–DQ8:数据输出/数据输入引脚。NC:空信号引脚。/RAS:列地点脉冲选通器引脚。VSS:接地引脚。/W:写入启用引脚。VCC 5V供电引脚。

                RAM,SRAM,SDRAM任务原理

                下面的电路表示图应该可以让我们愈加清晰的了解这个题目,TM4100GAD8由8片4096x1bit芯片构成,VCC和VSS为一切的芯片提供5v的电压。每个芯片都具有/RAS、/CAS、/W引脚同内存相应的引脚连通。每个芯片都具有差别的数据输入/输入接口。如许我们应该就可以晓得RAM是怎样满意CPU存取数据的需求的了。 

                后面我们报告的都是8bit的内存,如今这种工具我们根本上都打仗不到了,更常用的是32bit、64bit或许128bit。由于后面我们曾经讲到了4Mx1bit模块完成bit输出输入的办法,以是我们很容易想到我们把充足多的芯片放在一个模块中就可以了。不外在实践使用中,仅仅如许做照旧不可的,这里就需求引入bank的观点,bank是由多个模块构成的。请看上面的表示图:


                RAM,SRAM,SDRAM任务原理

                下面的表示图表现的是由4组8bit模块构成的一个bank,假如组成模块的是4194304 x 1芯片,那么每个模块的架构应该是4194304x8(4MB),如许4个模块就能构成一个位宽为32bit的bank,容量为16MB。当存储数据的时分,第一模块存储字节1,第二个模块存储字节2,第三个模块存储字节3,第四个模块存储字节4,第五个模块存储字节5……云云循环晓得到达内存所能到达的最高容量。

                文章读到这里,我们应该能晓得,当我们的零碎运用这品种型的内存时,可以经过两种方法来添加这品种型内存的容量。第一种便是经过添加每一个独立模块的容量来添加bank的容量,别的一个办法便是添加bank的数量。如许假如让这品种型的内存的容量提拔到32MB,可以把每个模块的容量从4MB提拔到8MB或许添加bank的数量。

                后面我们用来举例的这种30线的SIMM普通是用在486级另外电脑上的,而如今的Pentium级另外电脑所运用的内存同这个是差别的。而停止到如今,我的这篇文章还没有触及到我们现在所运用的内存,不外不要焦急,置信充沛的了解我如今所议论的工具将有助于你了解当前的内容。不外这里可以先通知各人的是Pentium级另外内存和486零碎的内存之间的次要差别在于它们的RAM芯片。

                SIMM和DIMM

                后面我们既然提到了30线的DIMM,那么我们就来引见一下SIMM以及与之绝对应的DIMM。实在SIMM和DIMM都是内存条的封装方式的一种(这里说的不是芯片的封装方式),由于每片内存颗粒无法间接同盘算机停止衔接而且通讯的,而且它们单颗颗粒的容量无限并且触及到后面提及的数据传输位宽等方面的缘由,以是内存厂商需求经过肯定的方式把它们构造到一同,如许就发生了差别的内存封装方式。

                起首我们来引见一下SIMM,如下图(下面一条是30线DIMM内存,上面一条是72线DIMM内存):


                RAM,SRAM,SDRAM任务原理

                在DIMM内存中的颗粒接纳了DIP(Dual Inline Package:双列直插封装)封装,如上图中玄色的芯片。晚期的内存颗粒是间接焊接在主板下面的,如许假如一片内存呈现毛病,那么整个主板都要报废了。厥后在主板上呈现了内存颗粒插槽,如许就可以改换内存颗粒了,但是热收缩的缘故,每运用一段工夫你就需求翻开机箱把内存颗粒按回插槽。

                除了这些缘由,更紧张的是我们后面提到的数据总线位宽等方面的缘由使得工程师动手设计了SIMM(Single Inline Memory Module)封装和DIMM(Double Inline Memory 
                Module)的内存,它们经过主板上的内存插槽同主板停止通讯。如许的设计处理了原来一切的题目。SIMM内存依据引脚分为30线和72线,现在我们都很罕用到了。

                RAM,SRAM,SDRAM任务原理

                SIMM Diagram:

                SIMM依据内存颗粒散布可以分为单面内存和双面内存,普通的容量为1、4、16MB的SIMM内存都是单面的,更大的容量的SIMM内存是双面的。在我们本文中所罗列的TM4100GAD8便是一款30线的内存,它每次仅能传输8bit的数据--从后面的表示图中我们也晓得这30线引脚中有11线是地点引线,8线是数据引线,另有别的的控制引线,关于事先的封装工艺这曾经是比拟不错了。比拟仔细的读者会问为什么另有三条空信号引脚?由于这种内存的数据输入总线位宽只要8bit,以是即便将空信号引脚转换为地点总线进步寻址范畴,但是并没有充足多的引脚用于数据的输入。72线的SIMM内存的容量不光可以更大,并且数据总线的位宽也失掉了极大的进步。一条72线SIMM内存的数据总线位宽是32bit,它的数据输入才能大大进步了。

                RAM,SRAM,SDRAM任务原理

                DIMM是现在我们运用的内存的次要封装方式,比方SDRAM、DDR SDRAM、RDRAM,此中SDRAM具有168线引脚而且提供了64bit数据寻址才能。DIMM的任务电压普通是3.3v或许5v,而且分为unbuffered和buffered两种。上图下面的内存便是168线的SDRAM,而上面的内存是72线的SIMM。需求指出的是在SIMM和DIMM内存之间不只仅是引脚数量的差别,别的在电气特性、封装特点上都有分明的差异,特殊是它们的芯片之间的差异相称的大。由于依照原来内存制造办法,制造这种内存的时分是不需求把64个芯片组装在一同组成一个64bit的模块的,得益于往年来消费工艺的进步和改良,如今的高密度DRAM芯片可以具有不止一个Din和Dout信号引脚,而且可以依据差别的需求在DRAM芯片上制造4、8、16、32或许64条数据引脚。
                假如一个DRAM芯片具有8个数据引脚,那么这个根本贮存单位一次就可以输入8bit的数据,而不像是在原来的TM4100GAD8 SIMM芯片中每次仅仅能输入1bit数据了。如许的话,假如我们需求制造一个同TM4100GAD8一样容量的内存,那么我们可以不运用后面所运用的4M x 1bit芯片,而是接纳1M x 
                8bit芯片,如许仅仅需求4片芯片就可以失掉一个容量为4MB,位宽为32bit的模组。芯片数量增加最间接的益处固然是可以增加功耗了,固然也简化了消费进程。

                上面的图只是为了阐明这个题目而制造的,它展现的是一种72线的4MB SIMM内存,接纳了4片1Mx8bit DRAM芯片。但是至于是不是真的有如许的一款产物我也不克不及确定,由于现在为之我找不到实践的产物相干材料,以是这个只是为了协助各人了解这个题目,不要关于能否有如许的产物而锱铢必较。

                RAM,SRAM,SDRAM任务原理

                如许一来,只需4片接纳具有8bit位宽的内存颗粒就可以到达异样的容量,固然如许的内存条任务原理在了解的进程中比原来稍微庞大一点。我们看到在下面的4Mbit×8bit芯片中,仍然照旧有10条地点总线引脚,但是/CAS和/RAS引脚却从原来的1条添加到4条。固然数据输出输入引脚线数量是32条。
                实在TI公司的TM124BBJ32F和TM248CBJ32F后面的我所罗列的例子是比拟类似的:

                RAM,SRAM,SDRAM任务原理

                这两款内存的容量均为4MB,位宽为32bit,固然也属于DRAM了。TM124BBJ32F内存为单面而TM248CBJ32F双面的两种形式,不外此中单面TM124BBJ32F有些奇异,在它的内存条上只要两颗内存芯片,如许每颗内存芯片应该是2MBx16bit。别的,双面的TM248CBJ32F由4片1Mx8bit 
                DRAM芯片构成。

                RAM,SRAM,SDRAM任务原理

                下面的表示图和表格是TM124BBJ32F和TM248CBJ32F的表示图和表格,我们可以很容易的了解它们的任务形式。

                关于TM124BBJ32F来说:由于是2MBx16bit的颗粒,以是当RAS0引脚为低电平常,DQ0-DQ15输入/输出引脚无效,以是它可以同时传送一个16bit数据;让RAS1引脚为低电平常,DQ16-DQ31输入/输出引脚无效,也可以一次传送一个16bit数据。

                关于TM248CBJ32F来说:由于是1MBx8bit的颗粒,以是状况同后面是差别的,当RAS0引脚为低电平常,DQ0-DQ7输入/输出引脚无效,以是它可以同时传送一个8bit数据;让RAS1引脚为低电平常,DQ6-DQ15输入/输出引脚无效,也可以一次传送一个8bit数据;让RAS2引脚为低电平常,DQ16-DQ23输入/输出引脚无效,也可以一次传送一个8bit数据;让RAS3引脚为低电平常,DQ24-DQ31输入/输出引脚无效,也可以一次传送一个8bit数据(留意这里固然都是控制输入8bit或许16bit地点,但是它们之间辨别代表的寄义是差别的)。固然在确定地点的时分,照旧需求CAS控制电路共同的。

                FPM DRAM引见

                FPM DRAM(Fast Page Mode DRAM):

                FPM DRAM也便是我们常说的快页内存。之以是称之为快页内存,由于它以4字节突发形式传送数据,这4个字节来自统一列或许说统一页。怎样了解这种读取方法呢?FPM DRAM假如要突发4个字节的数据,它仍然需求顺次的读取每一个字节的数据,比方它要读取第一个字节的数据,这个时分的状况同后面引见的DRAM读取方法是一样的(我们仍然经过读取上面的FPM读取时序图来理解它的任务方法):

                1、起首行地点被传送到行地点引脚,在/RAS引脚被激活之前,RAS处于预充电形态,CAS也处于预充电形态,固然/WE此时仍然是高电平,FPM至多晓得本人不会停止写操纵。

                2、/RAS引脚被付与低电平而被激活,行地点被送到行地点选通器,然后选择准确的行送到传感缩小器,就在/RAS引脚被激活的同时,tRAC开端计时。

                3、CAS不断处于预充电形态,直到列地点被传送到列地点引脚而且/CAS引脚失掉一个低电平而被激活(tCRC工夫开端计时),然后上面的事变我们也应该很清晰了,列地点被送到列地点选通器,然后需求读取的数据地位被锁定,这个时分Dout引脚被激活,第一组数据就被传送到数据总线上。

                4、关于原来引见的DRAM,这个时分一个读取周期就完毕了,不外关于FPM则差别,在传送第一组数据时期,CAS失活(RAS仍然坚持着激活形态)而且进入预充电形态,等候第二组列地点被传送到列地点引脚,然落伍行第二组数据的传输,云云循环往复直至4组数据全部找到而且传输终了。

                5、当第四组数据开端传送的时分,RAS和CAS相继失活进入到预充电形态,如许FPM的一个完好的读取周期方告完毕。FPM之以是可以完成如许的传输形式,便是由于所需求读取的4个字节的行地点是相反的但是列地点差别,以是它们不用为了失掉一个相反的列地点而去做反复的任务。

                6、如许的任务形式显然绝对于平凡的DRAM形式节流了许多的工夫,特殊是节流了3次RAS预充电的工夫和3个tRAC工夫,从而进一步进步的服从。


                RAM,SRAM,SDRAM任务原理

                我想你肯定看到过诸如6-3-3-3如许的内存标注办法,此中的6表现从最后形态读取第一组数据需求6个时钟周期,而读取别的三个数据仅仅需求3个时钟周期就能到达目标了。需求特殊指出的是,在下面的时序图中,我们并没有标注出 FPM DRAM停止第二个、第三个、第四个数据输入的行进行新的列地点选通的工夫,但是从下面的表示图中我们可以看到Col.2同Data1和D2之间都没有堆叠,以是这三个数据的输入是停止终了一个再停止的另一个,因而再上一次数据传输终了到下一次列地点传输之间另有一点小小的耽误。

                RAM,SRAM,SDRAM任务原理

                EDO DRAM( Extended Data Out DRAM:扩展数据输入DRAM):
                 

                在引见FPM的读取进程的最初我偏重提到了 FPM DRAM是在上一次的数据读取终了才会停止下一个数据的读取,但是关于EDO DRAM倒是完全纷歧样的。EDO DRAM可以在输入数据的同时停止下一个列地点选通,我们仍然联合上面的EDO读取时序图来理解EDO DRAM读取数据的进程:


                RAM,SRAM,SDRAM任务原理

                1、RAS在完毕上一次的读取操纵之后,进入预充电形态,当接到读取数据的恳求之后,行地点起首经过地点总线传输到地点引脚,在这个时期CAS仍然处于预充电形态。

                2、/RAS引脚被激活,列地点开端颠末行地点选通电路和行地点解码器停止行地点的选择,就在这个同时tRAC周期开端,由于是读取操纵/WE引脚不断没有被激活,以是内存晓得本人停止的是读取操纵而不是写操纵。

                3、在CAS仍然停止预充电的进程中,列地点被送到列地点选通电路选择出来适宜的地点,当/CAS被激活的同时tCAC周期开端,当tCAC完毕的时分,需求读取的数据将会经过数据引脚传输到数据总线。

                4、从开端输入第一组数据的时分,我们就可以领会到EDO同FPM之间的区别了:在tCAC周期完毕之前,CAS失活而且开端了预充电,第二组列地点传输和选通也随即开端,第一数据还没有输入终了之前,下一组数据的tCAC周期就开端了--显然如许进一步的节流了工夫。就在第二组数据输入前,CAS再次失活为第三组数据传输列地点做起了预备……

                5、云云的设计使得EDO内存的功能比起FPM的功能进步了约莫20-40%。

                6、正是由于EDO的速率比FPM快,以是它可以运转在更高的总线频率上。以是许多的EDO RAM可以运转在66MHz的频率上,而且普通标注为5-2-2-2。

                SDRAM引见

                次要议论我们各人都能打仗到的SDRAM内存了,起首得供认SDRAM同我们之前引见的异步DRAM是差异十分大的。它的根本原理同后面提到的DRAM照旧根本一样的(比方根本存储单位都是依照阵列陈列,都有RAS和CAS的观点),不外这些存储单位的构造和控制同DRAM就具有相称大的差异了。在后面我们讨论别的范例的内存都是接纳了以详细的产物为例来报告的,以是这里我们仍然接纳这种方式,这次我们以 
                MICRON MT48LC4M4A1 16MB SDRAM为例。

                假如你还记得我们在后面引见的DRAM相干内容,那么应该还记得DRAM因此bank来构造存储单位的。由于每个内存bank的位宽是同数据总线阿位宽一样的。以是关于SIMM,你必需把多个SIMM放在一个bank之中来满意32bit或许64bit数据总线的要求。DIMM具有更多阿引脚,以是单个DIMM可以提供充足的同数据总线相顺应的位宽--如许每个bank只需一个DIMM就可以了。并且SDRAM更进一步的是可以在单个的DIMM中存在多个bank,如许不光可以满意数据总线的需求还能进一步的进步总线的功能。上面就让我来表明一下:
                在我们后面讨论的DRAM读取方法中,当一个读取周期完毕后,/RAS和/CAS都必需中止激活然后有一个长久的预充电期才干进入到下一次的读取周期中。但是一个具有两个bank的SDRAM的模组中,此中一个bank在停止预充电的时期另一个bank却可以被挪用--如许当你需求读取曾经预充电的bank的数据时,就无需等候而是可以间接挪用了。为了完成这个功用,SDRAM就需求添加关于多个bank的办理,如许就可以完成控制此中的bank停止预充电,而且在需求运用的时分随时挪用了。如许一个具有两个bank的SDRAM普通会多一根叫做BA0的引脚,完成在两个bank之间的选择--普通的BA0是低电平表现Bank0当选择,而BA0是高电平Bank1就会当选中。

                可见,固然SDRAM在根本的原理上比方根本存储的构造都是根本一样的,但是在整个内存架构的构造上是差别的,并且在存储单位的控制上也是有着相称大的区另外。由于异步DRAM同处置器和芯片的时钟并没有什么干系,以是芯片组只能依照DRAM内存的时序要求“主动”的操纵DRAM控制引脚。SDRAM由于要同CPU和芯片组共享时钟,以是芯片组可以自动的在每个时钟的上升沿发给引脚控制下令。


                RAM,SRAM,SDRAM任务原理

                上图表现的便是MT48LC4M4A1 16MB SDRAM内存颗粒的引脚表示图,它接纳了50引脚的TSOP封装,契合PC100标准。这种内存颗粒将同零碎时钟同步运转。这种内存颗粒的架构1Mx16-512Kx16x2,每bank行地点数量是11,列地点数量是8。我们起首来引见一下这种内存颗粒的引脚界说:A0-A10:地点输出引脚,当ACTIVE下令和READ/WRITE下令时,来决议运用某个bank内的某个根本存储单位。CLK:时钟信号输出引脚
                CKE:Clock Enable,高电平常无效。当这个引脚处于低电平时期,提供应一切bank预充电和革新的操纵
                /CS:芯片选择(Chip Select),SDRAM DIMM普通都是多存储芯片架构,这个引脚便是用于选择停止存取操纵的芯片。/RAS:行地点选择(Row Address Select)。/CAS:列地点选择(Column Address Select)
                /WE:写入信号(Write Enable)。DQ0-DQ15:数据输出输入接口。BA:Bank地点输出信号引脚,BA信号决议了由激活哪一个bank、停止读写或许预充电操纵;BA也用于界说Mode存放器中的相干数据。NC:空引脚。DQM: 这个引脚的次要用于屏蔽输出/输入,功用相称于/OE引脚( Output Enable)。VDDQ:DQ供电引脚,可以进步抗搅扰强度。VSSQ:DQ供电接地引脚。VSS:内存芯片供电接地引脚。VDD:内存芯片供电引脚,提供+3.3V ±0.3V(下面的列表项目和表示图中,后面标有“/”或许“#”标志的表现在低电平下无效)。

                上面的表格在差别的形态下(或许说差别下令下)的各个引脚的信号。“H”代表高电平,“L”代表低电平,“X”代表可以是任何形态,也便是该引脚同该下令并没有间接的干系。功用/CS /RAS /CAS /WE DQM ADDR。COMMAND INHIBIT (NOP) H X X X X X 。NO OPERATION (NOP) L H H H X X。ACTIVE (选择bank而且激活相应的行) L L H H X Bank/Row 。READ (选择bank和列地点,而且开端突发读取) L H L H X Bank/Col 。WRITE (选择 bank和列地点,而且开端突发写入) L H L L X Bank/Col。BURST TERMINATE(中止以后的突发形态) L H H L X X 。PRECHARGE (让相应的bank中的行失活或许让该bank失活) L L H L X Code 。AUTO REFRESH(进入主动革新形式) L L L H X X 。LOAD MODE REGISTER L L L L X Op-code。写入启用/输入启用 L。写入制止/输入制止 H。

                RAM,SRAM,SDRAM任务原理

                假如你关于我们后面引见的内容有了真的有所理解了,看到下面的芯片引脚表示图和各个针脚的功用表示图就根本关于SDRAM的任务工程有了一个根本的理解了,在上面的章节里我们就关于这个进程停止细致的引见,起首我们关于一些根本的观点做一些理解。

                这条SDRAM颗粒接纳了双bank(每bank 512K x 16 DRAM)的任务电压是3.3V,而且接纳同步接口方法(一切的信号都是时钟信号的上升沿触发)。每一个512K x 16-bitbank由2,048行乘以256列个根本存储单位组成,输入数据位宽是16 bit。Read和write操纵都是经过突发导向形式拜访SDRAM的;这种拜访形式以拜访指定的地区开端的,然后依照事后设定的方法定位别的的数据的地点。每次拜访都因此ACTIVE下令启动的,然后仅仅随着一个READ或许WRITE下令。不外在停止一切这些操纵之前,SDRAM必需起首停止初始化。初始化SDRAM在上电之后,必需起首依照预定的方法停止初始化才干正常的运转。一旦VDD和VDDQ被同时供电而且时钟波动上去,SDRAM就需求一个100微秒的耽误,在这个工夫段中COMMAND INHIBIT和NOP指令无效,这个进程实践上便是内存的自检进程,一旦这个进程经过之后一个PRECHARGE下令就会牢牢随着最初一个COMMAND INHIBIT或许NOP指令而失效,这个时期一切的内存都处于闲暇(idle)形态,随后会实行两个AUTOREFRESH周期、当AUTOREFRESH周期终了之后,SDRAM为停止Mode Register编程做好了预备。由于Mode Register上电会惹起一个为止的形态,它会在停止一切正常指令之前被载入。至此,初始化进程完成。

                MODE REGISTER引见

                Mode Register普通被用于界说SDRAM运转的形式。此中包罗了突发长度(burst length)、突发范例(burst type)、CAS耽误(CAS latency)、运转方法(operating mode)和写入突发形式(如Figure 1所示)。Mode Register经过LOAD MODE REGISTER下令停止编程,这组信息将会不断保管在Mode Register中直到内存失电之后才会消逝。Mode Register中的M0-M2是用来界说突发长度(burst length)的,M3界说突发范例(sequential或许interleaved),M4-M6界说CAS耽误,M7和M8界说运转形式,M9界说写入突发形式(write burst mode),M10和 M11现在保存。Mode Register必需在一切的bank都处于idle形态下才干被载入,在一切初始化工组都停止终了之前,控制器必需等候肯定的工夫。在初始化进程中发作了任何合法的操纵都能够招致初始化失败从而招致整个盘算机零碎不克不及启动。


                RAM,SRAM,SDRAM任务原理

                突发长度(Burst Length):

                Read和write操纵都是经过突发形式拜访SDRAM的,固然突发形式的长度都是在初始化进程中载入Mode
                Register中载入的参数,这些参数固然是由厂商或许用户界说的。在Figure 1中我们看到突发长度决议了READ或许WRITE下令可以拜访的列地点的最大数量。关于sequential和interleaved这两种突发形式它们的突发长度是1、2、4、8,别的全页(full-page)突发形式仅仅实用于sequential范例。全页突发可以用BURST TERMINATE下令衔接来发生恣意的突发长度。保存形态(Reserved states)次要用于应付将来的不兼容的状况而预备的。当一个READ或许WRITE下令被收回之后,这个时分突发长度就当选定了。一切的拜访操纵都市以这个突发长度为限停止读取操纵。当突发长度设为2时,A1-A7将会作为数据输出输入的列地点线;当突发长度设定为4时,A2-A7将会作为数据输出输入的列地点线;当突发长度被设定为8时,A3-A7将会作为数据输出输入的列地点线。

                突发范例(Burst Type):
                突发范例次要分为两种:sequential和interleaved——次要由M3所决议。拜访次序次要由突发长度、突发范例和肇始列地点所决议,如下表:

                RAM,SRAM,SDRAM任务原理

                制止指令(COMMAND INHIBIT)和空指令(NOP):

                这两条指令是CS信号的两个差别的形态。后面我们提到 /CS信号可以付与芯片两种形态:到场任务和苏息。 /CS处于未激活形态(也便是制止指令失效的时分),SDRAM此时不合错误于任何传送到这个引脚上的指令作出反响; /CS引脚处于激活形态的状况下才会关于传送到引脚上的指令作出反响。空指令(NOP)这个指令将激活 /CS,但是它仅仅通知芯片什么说不作——但是为什么要有如许的看似多余的指令呢?在前面的CAS耽误工夫中我们将会触及到。ACTIVATE、READ和 WRITE假如要理解根本的 READ和WRITE操纵,那么你就应该需求理解这三条指令。ACTIVATE指令的次要便是选择一个bank而且激活相应的行; 
                READ指令便是读取指定的行的数据;WRITE指令便是在指定的bank和列中写入数据。

                1) 行地点经过地点总线传输到地点引脚(Address Bus行),当在第一个时钟周期的上升沿,经过ACTIVATE指令经过。/CS激活了相应的行地点--固然确定指定的行之前BA0引脚会选择相应的bank。

                2)/WE引脚在这个进程中不断不会被激活,以是S DRAM晓得它们不是停止写操纵。

                3) 第三个时钟周期的开端,ACTVATE指令激活了/CAS而且失掉指定的列地点。

                4) 第五个到第十个时钟周期的上升沿都市无数据输入到数据总线。

                我们看到SDRAM根本的读取进程十分的复杂。明天就先谈到这里,在当前的文章中我们将会关于SDRAM相干的题目持续停止讨论。

                DRAM的读取进程

                我们还没有谈到我们都关怀的一些题目,比方CAS-2和CAS-3之间的区别什么的。如今我们关于DRAM的根底知识曾经有了一个根本的理解,上面的文章便是给各人引见一些古代的内存技能。DRAM读取进程实在我们在曩昔的文章中曾经讨论过DRAM的读写进程了,不外关于内存比拟理解的冤家都市发明在后面的引见中仅仅是关于内存的大抵读取进程停止了简述,许多紧张的细节都没有细致的讨论。以是我们在文章的这一节的内容中关于这个进程停止细致的讨论。上面便是异步内存的读取进程的步调,由于异步DRAM的运转并不需求同处置器同频,它的时序信号控制、寻址等操纵根本上说是独立控制的,也便是由内存芯片自身所控制,以是在讨论起来比拟复杂,我们仅仅需求思索DRAM自身的状况就可以了(这个系列的文章也是本着按部就班的准绳让各人更好的了解内存的任务原理的):1) 行地点经过地点总线传输到地点引脚。2)/RAS引脚被激活,列地点就会被放入行地点选通电路( Row Address Latch:在文章的后面局部我们把它翻译为列地点门闩电路)。3) 行地点解码器( Row Address Decoder)选择准确的行然后送到传感缩小器( sense amps)。4) /WE引脚此时不被激活,以是 DRAM晓得它们不是停止写操纵。5) 列地点经过地点总线传输到地点引脚。6) /CAS引脚被激活,列地点就可以被送到列地点选通器( Column Address Latch)。7) /CAS引脚也被看成输入启动信号( Output Enable),由于一旦/CAS信号被放到传感缩小器,就由于这时需求的数据曾经找到,以是Dout针脚开端无效,数据可以从内存中传输到零碎了。8)/RAS和 /CAS引脚中止激活,等候下一个读取下令。在内存的读取进程中,需求我们思索的有两个次要范例的耽误。第一类的是延续的DRAM读操纵之间的耽误。内存不行能在停止完一个读取操纵之后就立即停止第两个读取操纵,由于DRAM的读取操纵包罗电容器的充电和放电别的还包罗把信号传送出去的工夫,以是在两个读取操纵两头至多留出充足的工夫让让内存停止这些方面的操纵。在延续的两次读取操纵之间,第一品种型的耽误包罗 /RAS和 /CAS预充电耽误工夫。在/RAS被激活而且失活之后,你必需给它充足的工夫为下次激活做好预备。下图可以协助你更好理解这个进程。

                RAM,SRAM,SDRAM任务原理

                CAS预充电的进程失一样的,你只需把上图种的“RAS”换成“CAS”就可以了。从后面我们引见的DRAM读取进程的8个步调中,我们可以理解到 /RAS和/CAS预充电进程是顺次停止的,以是我们在肯定的工夫里只能停止无限次数的读取操纵。特殊是在第8个步调中,当一次读取操纵周期完毕之后,我们必需让 
                /RAS和/CAS引脚都失活。实践上,在你让它们失活之后,必需等候预充电进程完毕之后才干开端下一个操纵(或许照旧读取操纵、或许是写入操纵、或许是革新操纵)。

                固然在两次读取操纵之间的预充电工夫不是限定DRAM速率的独一要素。第二种耽误范例是叫做外部读取耽误(inside-the-read)。这种耽误同同两次读取操纵之间的耽误十分的类似,但是不是由中止 /RAS和/CAS激活而发生的,而是由于要激活/RAS和/CAS而发生的。比方,行存取工夫(tRAC)--它便是在你激活RAS和数据终极呈现在数据总线之间的工夫。异样的列存取工夫 (tCAC)便是激活/CAS引脚和数据终极呈现在数据总线上之间的工夫。上面的表示图可以协助你更好的了解这两品种型的耽误:

                RAM,SRAM,SDRAM任务原理

                如今让我们花一点工夫联合后面引见的读取进程来研讨一下下面的这张表示图:1) 起首看上图第一行,在预充电时期行地点经过地点总线传输到地点引脚,这个时期RAS未被激活,在第三行Address BUS中我们看到数据在这个时期正外行地点总线上,这个时期CAS也处于预充电形态;2) 仍然看上图第一行, /RAS引脚被激活(RAS Active,灰色的局部),列地点就会被放入行地点选通电路(第三行Address 
                Bus中所示),这个时期CAS仍然处于预充电形态;在/RAS被激活的同时,tRAC(行存取工夫)开端--如上图最初一行Data Bus所示。3) 在/RAS被激活当前,行地点解码器( Row Address Decoder)选择准确的行然后送到传感缩小器( sense amps)。4) 在这个时期/WE引脚不断处于不激活的形态,以是 DRAM晓得它们不是停止写操纵--这个形态将不断继续到开端实行写操纵才完毕。5) 列地点经过地点总线传输到地点引脚。6) /CAS引脚被激活(如上图第三行),列地点就可以被送到列地点选通器( Column Address Latch)。这个时分tCAC(列地点拜访工夫)开端计时。7) 在/CAS处于激活形态时期的末端,/RAS中止激活--也就约莫在这个工夫左近找到的数据被传送到数据总线停止数据传送(如图data 
                Bus),在数据总线停止数据传输的进程中,地点总线是处于闲暇形态的,它并不承受新的数据--在数据开端创送的同时tRAC和tCAC都完毕了。8)就在数据在数据总线上传输时期,/CAS引脚也被中止激活--便是失掉一个高电平,从而开端进入到预充电期。RAS和CAS会同时处于预充电期,直到下次/RAS被激活进入到下一个读取操纵的周期。置信颠末如许的阐明各人应该理解DRAM的读取进程了。 在这个根底上我们就可以开端看法SIMM或许DIMM的埋伏期(latency)题目了。起首我们来持续廓清一下几个观点。DRAM埋伏期范例分为两种:拜访工夫(access time)和周期工夫(cycle time)。此中拜访工夫(access time)同后面我们议论的第二品种型的耽误有关,也便是同读取周期中的耽误工夫;而周期工夫(cycle 
                time)同我们后面议论的第一品种型的耽误有关,也便是遭到两个读取周期之间的耽误工夫影响。固然埋伏期的工夫很短,都是用纳秒来权衡的。

                关于异步 DRAM芯片,拜访工夫便是从行地点抵达行地点引脚的工夫起停止到数据被传输到数据引脚的工夫段。如许,拜访工夫为60纳秒的DIMM意味着当我们下达读取数据的下令后,地点数据被送到地点引脚之后要等候60纳米才干到达数据输入引脚。周期工夫,从字面上了解便是从两个延续读取操纵之间的工夫距离。怎样尽能够的减小DRAM的周期工夫和拜访工夫是我们这篇文章后半局部将要细致的讨论的题目。

                我们平常说到DRAM内存是几多几多纳秒,这里指的普通是拜访工夫(我们也会关于为什么接纳如许的标称办法停止表明)。我们都晓得拜访工夫越短,意味着内存任务频率会越高。固然内存任务频率越高,意味着可以顺应外频更高的处置器。假如处置器的时钟周期较短,而DRAM的埋伏期较长,处置器在许多工夫里都是比及DRAM传送数据。因而当DRAM肯定时,比方时埋伏期为70纳秒,那么一颗1GHz PIII等候数据的工夫将会比一颗 400MHz PII处置器长。固然呈现如许的景象是每个用户都不肯意看到的,当的运用的内存速率越慢或许说你的处置器绝对越快,你的处置器就会由更多的功能都被如许的等候糜费了。

                持续阅读
                要害词 :
                SDRAM
                相干阅读
                • SRAM、DRAM、SDRAM、DDR3、DDR4引见及区别

                  SRAM、DRAM、SDRAM、DDR3、DDR4引见及区别,SDRAM:同步静态随机拜访存储器,SRAM:静态随机拜访存储器,与DDR3相比,DDR4提供更高的时钟频率和传输速率

                • DRAM、SDRAM和SRAM的区别

                  DRAM、SDRAM和SRAM的区别,SRAM : 静态RAM,不必革新,速率可以十分快,像CPU外部的cache,都是静态RAM,缺陷是一个内存单位需求的晶体管数目多,因此价钱昂贵

                • 数据存储容量单元转换 1ZB即是1024EB

                  1ZB即是1024EB,1YB即是几多GB,是可以经过换算失掉的,1YB即是1024ZB,1ZB即是1024EB,1EB即是1024PB,1PB即是1024TB,1TB即是1024GB,1GB即是1024MB,1MB即是1024KB,1KB

                • 高可用性HA

                  什么是高可用性?High Available Computing,简称HA,高可用(High Availability)也不是相对的,差别的业务零碎对高可用的需求是纷歧样的。

                • 容器附加存储 CAS(Container Attached Storage)

                  CAS(Container Attached Storage)即,容器附加存储 。区别于 CAS(Content-Addressable Storage),内容寻址存储。

                • eMMC技能详解

                  eMMC 是针敌手机或平板电脑等产物的内嵌式存储器规范规格。如今主流旗舰手机都接纳eMMC 5.0规格的闪存或许更新的UFS 2.0闪传规范,有着比eMMC 5.0更快的读取功能。

                • 什么是散布式存储?散布式存储零碎架构及原理

                  散布式存储复杂的来说,便是将数据疏散存储到多个数据存贮存储效劳器上。散布式存储便是应用散布式技能将规范X86效劳器的当地HDD、SSD等存储介质构造成一

                产物引荐

                头条阅读

                Copyright @ 2006-2019 ChinaStor.COM 版权一切 京ICP备14047533号

                中国存储网

                存储第一站,存储流派,存储在线交换平台